Elektronické komunikace - zpracování signálu v družicových systémech

Fiala, Pavel

Full metadata record

DC pole	Hodnota	Jazyk
dc.contributor.author	Fiala, Pavel
dc.contributor.referee	Plíva Zdeněk, Prof. Ing. Ph.D.
dc.contributor.referee	Vavřička Vlastimil, Doc. Ing. CSc.
dc.contributor.referee	Žalud Václav, Doc. Ing. CSc.
dc.date.accepted	2017-3-2
dc.date.accessioned	2018-01-15T15:01:40Z
dc.date.available	2015-8-1
dc.date.available	2018-01-15T15:01:40Z
dc.date.issued	2017
dc.date.submitted	2016-10-25
dc.identifier	43045
dc.identifier.uri	http://hdl.handle.net/11025/27031
dc.description.abstract	Cílem této doktorské práce je navrhnout vysoce efektivní synchronizační struktury, které lze využít v rámci softwarově definovaného rádia částečně implementovaného na hradlovém poli FPGA. Zaměřuji se na algoritmy pro symbolovou synchronizaci a synchronizaci fáze nosné vlny. V současnosti většina číslicového zpracování signálu v softwarově definovaném přijímači probíhá až na cílovém počítači a hradlové pole bývá využito pro signálové zpracování pouze částečně. Synchronizační algoritmy potřebují pro svoji správnou činnost digitální filtry a z tohoto důvodu je výhodné využít paralelního zpracování na FPGA. Hlavním limitujícím faktorem implementace rozsáhlých digitálních rádiových systému na osobním počítači je právě nedostatečný výkon související s omezenou možností paralelního zpracování dat. Hlavní náplní práce je rozbor vhodných synchronizačních algoritmů, návrh efektivní synchronizačních modelů a jejich následné ověření.	cs
dc.format	161 s.	cs
dc.format.mimetype	application/pdf
dc.language.iso	cs	cs
dc.publisher	Západočeská univerzita v Plzni	cs
dc.rights	Plný text práce je přístupný bez omezení.	cs
dc.subject	číslicové zpracování signálu	cs
dc.subject	hradlové pole	cs
dc.subject	fpga	cs
dc.subject	komunikační systém	cs
dc.subject	softwarově definované rádio	cs
dc.title	Elektronické komunikace - zpracování signálu v družicových systémech	cs
dc.type	disertační práce	cs
dc.thesis.degree-name	Ph.D.	cs
dc.thesis.degree-level	Doktorský	cs
dc.thesis.degree-grantor	Západočeská univerzita v Plzni. Fakulta elektrotechnická	cs
dc.thesis.degree-program	Elektrotechnika a informatika	cs
dc.description.result	Neobhájeno	cs
dc.rights.access	openAccess	en
dc.description.abstract-translated	This doctoral thesis is devoted to the proposal of highly efficient synchronization structures, which can be used within the concept of software defined radio partially implemented on an FPGA. I focus on algorithms for symbol synchronization and carrier phase synchronization. At present, the majority of digital signal processing in software-defined receiver runs on a personal computer and FPGA section is used for signal processing only partially. Synchronization algorithms need for their proper operation digital filters and FPGAs are suitable for parallel data processing. The main limiting factor in the implementation of extensive digital radio systems on a personal computer is just poor performance in parallel data processing. The object of interest will be analysis of appropriate synchronization methods, design an efficient synchronization models and their verification.	en
dc.subject.translated	communication system	en
dc.subject.translated	digital signal processing	en
dc.subject.translated	fpga	en
dc.subject.translated	gate array	en
dc.subject.translated	software defined radio	en
Vyskytuje se v kolekcích:	Disertační práce / Dissertations (KAE)

Soubory připojené k záznamu:

Soubor	Popis	Velikost	Formát
PF_disertace_final_1.0.pdf	Plný text práce	25,14 MB	Adobe PDF	Zobrazit/otevřít
fiala_opon.pdf	Posudek oponenta práce	3,7 MB	Adobe PDF	Zobrazit/otevřít
fiala_publ.pdf	Posudek vedoucího práce	1,37 MB	Adobe PDF	Zobrazit/otevřít
fiala_zapis.pdf	Průběh obhajoby práce	691,31 kB	Adobe PDF	Zobrazit/otevřít

Zobrazit minimální záznam Zobrazit statistiky

Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam: http://hdl.handle.net/11025/27031

Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.

hledání

navigace