Full metadata record
DC poleHodnotaJazyk
dc.contributor.authorPilato, Luca
dc.contributor.authorSaponara, Sergio
dc.contributor.authorFanucci, Luca
dc.contributor.editorPinker, Jiří
dc.date.accessioned2019-10-09T05:37:15Z
dc.date.available2019-10-09T05:37:15Z
dc.date.issued2016
dc.identifier.citation2016 International Conference on Applied Electronics: Pilsen, 6th – 7th September 2016, Czech Republic, p.211-214.en
dc.identifier.isbn978–80–261–0601–2 (Print)
dc.identifier.isbn978–80–261–0602–9 (Online)
dc.identifier.issn1803–7232 (Print)
dc.identifier.issn1805–9597 (Online)
dc.identifier.urihttp://hdl.handle.net/11025/35283
dc.format4 s.cs
dc.format.mimetypeapplication/pdf
dc.language.isoenen
dc.publisherZápadočeská univerzita v Plznics
dc.rights© Západočeská univerzita v Plznics
dc.subjectsčítánícs
dc.subjectzpožděnícs
dc.subjectpočítačová architekturacs
dc.subjectpoptávka po energiics
dc.subjectlogická bránacs
dc.subjecttechnologie CMOScs
dc.subjectteorie složitostics
dc.titlePerformance of digital adder architectures in 180nm CMOS standard-cell technologyen
dc.typekonferenční příspěvekcs
dc.typeconferenceObjecten
dc.rights.accessopenAccessen
dc.type.versionpublishedVersionen
dc.description.abstract-translatedIn this paper, we present and compare the design and the performances of ten different implementations for a 16-bit adder in a 180nm CMOS standard-cell technology. Ripple carry adder, increment adder, triangle adder, uniform and progressive carry select adder, uniform and progressive carry bypass adder, conditional adder, ripple carry look ahead adder and hierarchical carry look ahead adder are taken into account. Every architecture is explained, highlighting the pros and cons. Finally, the results of area complexity, worst path timing and average power consumption for each implementation are shown.en
dc.subject.translatedaddersen
dc.subject.translateddelaysen
dc.subject.translatedcomputer architectureen
dc.subject.translatedpower demanden
dc.subject.translatedlogic gateen
dc.subject.translatedCMOS technologyen
dc.subject.translatedcomplexity theoryen
dc.type.statusPeer-revieweden
Vyskytuje se v kolekcích:Applied Electronics 2016
Applied Electronics 2016

Soubory připojené k záznamu:
Soubor Popis VelikostFormát 
Pilato.pdfPlný text349,31 kBAdobe PDFZobrazit/otevřít
Zobrazit minimální záznam Zobrazit statistiky


Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam: http://hdl.handle.net/11025/35283

Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.

hledání
navigace
  1. DSpace at University of West Bohemia
  2. Publikace ZČU / UWB Publications
  3. Sborníky ZČU / UWB Proceedings
  4. Applied Electronics
  5. Applied Electronics 2016