Název: Serial IIR filter structure generator for ASICs
Autoři: Pristach, Marián
Fujčík, Lukáš
Citace zdrojového dokumentu: Electroscope. 2012, č. 6, EDS 2012.
Datum vydání: 31-pro-2012
Nakladatel: Západočeská univerzita v Plzni, Fakulta elektrotechnická
Typ dokumentu: článek
konferenční příspěvek
article
conferenceObject
URI: http://hdl.handle.net/11025/1045
http://147.228.94.30/images/PDF/Rocnik2012/Cislo6_2012/r6c6c5.pdf
ISSN: 1802-4564
Klíčová slova: digitální filtry s nekonečnou impulzní odezvou;generátory;integrované obvody
Klíčová slova v dalším jazyce: infinite impulse response digital filters;generators;integrated circuits
Abstrakt: The paper presents generator of an infinite impulse response (IIR) digital filter structure for implementation in application specific integration circuits (ASICs). The paper describes the filter architecture with serial calculation. The serial architecture utilizes one shared multiply and accumulate (MAC) unit in order to achieve minimal area on chip. Software in C++ language was written for automatic filter generation. The software generates fully synthesizable VHDL description of filter, batch file for simulator and test-bench file for automatic filter verification from the filter specification file.
Práva: © 2012 Electroscope. All rights reserved.
Vyskytuje se v kolekcích:Číslo 6 - EDS 2012 (2012)
Číslo 6 - EDS 2012 (2012)

Soubory připojené k záznamu:
Soubor Popis VelikostFormát 
r6c6c5.pdf277,88 kBAdobe PDFZobrazit/otevřít


Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam: http://hdl.handle.net/11025/1045

Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.