Full metadata record
DC pole | Hodnota | Jazyk |
---|---|---|
dc.contributor.advisor | Burian, Petr | |
dc.contributor.author | Valenta, Jakub | |
dc.contributor.referee | Kraus, Václav | |
dc.date.accepted | 2012-05-31 | |
dc.date.accessioned | 2013-06-19T06:47:53Z | |
dc.date.available | 2011-10-17 | cs |
dc.date.available | 2013-06-19T06:47:53Z | |
dc.date.issued | 2012 | |
dc.date.submitted | 2012-05-11 | |
dc.identifier | 47273 | |
dc.identifier.uri | http://hdl.handle.net/11025/2354 | |
dc.description.abstract | Tato diplomová práce se zabývá návrhem a realizací VHDL modulů pro řízení komunikačních rozhraní v obvodech FPGA. Podstatnou část tvoří podrobný popis vytvořených modulů pro rozhraní PS/2 klávesnice a rozhraní Ethernet. U každého modulu se nachází jeho specifikace, možná obsluha procesorem Nios II a způsob nastavení. Pro demonstraci a ověření funkčnosti modulů je vytvořena ukázková aplikace. Součástí práce jsou přiložené zdrojové kódy. | cs |
dc.format | 65 s. (53 625 znaků) | cs |
dc.format.mimetype | application/pdf | |
dc.language.iso | cs | cs |
dc.publisher | Západočeská univerzita v Plzni | cs |
dc.rights | Plný text práce je přístupný bez omezení. | cs |
dc.subject | řízení | cs |
dc.subject | komunikační rozhraní | cs |
dc.subject | ethernet | cs |
dc.subject | PS/2 klávesnice | cs |
dc.subject | VHDL | cs |
dc.subject | FPGA | cs |
dc.subject | Nios II | cs |
dc.title | Řízení komunikačních rozhraní v obvodu FPGA | cs |
dc.title.alternative | Control Communication Interfaces in FPGA Device | en |
dc.type | diplomová práce | cs |
dc.thesis.degree-name | Ing. | cs |
dc.thesis.degree-level | Navazující | cs |
dc.thesis.degree-grantor | Západočeská univerzita v Plzni. Fakulta elektrotechnická | cs |
dc.description.department | Katedra aplikované elektroniky a telekomunikací | cs |
dc.thesis.degree-program | Elektrotechnika a informatika | cs |
dc.description.result | Obhájeno | cs |
dc.rights.access | openAccess | en |
dc.description.abstract-translated | This diploma thesis deals with design and realization of VHDL modules for communication interface control in FPGA. The main part is consists of description of modules for PS/2 keyboard interface and Ethernet interface. Each part contains specifications, interfacing with Nios II processor and configuration. For demonstration of module function there is an example application. Source code are included. | en |
dc.subject.translated | control | en |
dc.subject.translated | communication interface | en |
dc.subject.translated | ethernet | en |
dc.subject.translated | PS/2 keyboard | en |
dc.subject.translated | VHDL | en |
dc.subject.translated | FPGA | en |
dc.subject.translated | Nios II | en |
Vyskytuje se v kolekcích: | Diplomové práce / Theses (KAE) |
Soubory připojené k záznamu:
Soubor | Popis | Velikost | Formát | |
---|---|---|---|---|
DP_Jakub_Valenta_2012.pdf | Plný text práce | 2,27 MB | Adobe PDF | Zobrazit/otevřít |
047273_vedouci.pdf | Posudek vedoucího práce | 433,87 kB | Adobe PDF | Zobrazit/otevřít |
047273_oponent.pdf | Posudek oponenta práce | 420,47 kB | Adobe PDF | Zobrazit/otevřít |
047273_hodnoceni.pdf | Průběh obhajoby práce | 113,54 kB | Adobe PDF | Zobrazit/otevřít |
Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam:
http://hdl.handle.net/11025/2354
Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.