Title: Design of the 1.5 and 2.5 Bit MDAC - application opportunities
Authors: Háze, Jiří
Kledrowetz, Vilém
Vrba, Radimír
Citation: Electroscope. 2008, Konference EDS 2008.
EDS '08 IMAPS CS International Conference Proceedings. Brno, VUT v Brně, 2008.
Issue Date: 24-Oct-2008
Publisher: Západočeská univerzita v Plzni, Fakulta elektrotechnická
Document type: článek
konferenční příspěvek
article
conferenceObject
URI: http://147.228.94.30/images/PDF/Rocnik2008/EDS_2008/haze1.pdf
http://hdl.handle.net/11025/518
ISBN: 978-80-214-3717-3
ISSN: 1802-4564
Keywords: operační zesilovače;násobící analogově digitální převodníky
Keywords in different language: operational amplifiers;multiplying digital-to-analog converter
Abstract: Příspěvek se zabývá návrhem a ověřením funkce simulací tzv. násobícího převodníku DA (MDAC). Tento převodník je základním blokem každého řetězového převodníku. Násobící převodník DA je obvykle realizován s využitím techniky spínaných kapacitou (SC). Rozlišení je nejběžněji 1,5 bitu, ale může být i vyšší. Tato práce popisuje návrh 1,5 a 2,5 bitové struktury MDAC a porovnává jejich výhody a nevýhody. Celý návrh byl proveden v návrhovém prostředí Cadence v technologii CMOS 0.7 μm.
Abstract in different language: The paper presents design and simulation of the most important stage in pipelined analog-to-digital converter (ADC) so-called multiplying digital-to-analog converter (MDAC). The MDAC with 1,5 and 2,5 bit of resolution were designed using CMOS 0.7 μm technology. The both types of MDAC were compared and the results are also presented. All stages were proposed utilizing Cadence design software.
Rights: Copyright © 2007-2010 Electroscope. All Rights Reserved.
Appears in Collections:2008
Konference EDS 2008 (2008)

Files in This Item:
File Description SizeFormat 
haze1.pdf187,21 kBAdobe PDFView/Open


Please use this identifier to cite or link to this item: http://hdl.handle.net/11025/518

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.