| Název: | Effective implementation methods of FIR filters in FPGAbased signal processing systems |
| Autoři: | Korud, Andriy Korud, Vasyl |
| Citace zdrojového dokumentu: | CPEE – AMTEE 2013: Joint conference Computational Problems of Electrical Engineering and Advanced Methods of the Theory of Electrical Engineering: 4th – 6th September 2013 Roztoky u Křivoklátu, Czech Republic, p. II-3. |
| Datum vydání: | 2013 |
| Nakladatel: | University of West Bohemia |
| Typ dokumentu: | konferenční příspěvek conferenceObject |
| URI: | http://hdl.handle.net/11025/11569 |
| ISBN: | 978-80-261-0247-2 |
| Klíčová slova: | programovatelná hradlová pole;FIR filtry |
| Klíčová slova v dalším jazyce: | field programmable gate array;FIR filters |
| Abstrakt: | Today’s modern FPGA devices and high speed digital to analog converters make it possible to use advanced direct synthesis technologies in semi-professional equipment. However this market segment is usually cost-sensitive, that’s why effective usage of available hardware resources is important. This paper analyzes implementation techniques of one of the most resourceconsuming building blocks – FIR filters, special attentions is paid to multiplierless approach. Proposed ways of improving existing methods using hardware resources available in the latest-generation FPGAs. |
| Práva: | © University of West Bohemia |
| Vyskytuje se v kolekcích: | CPEE – AMTEE 2013 CPEE – AMTEE 2013 |
Soubory připojené k záznamu:
| Soubor | Popis | Velikost | Formát | |
|---|---|---|---|---|
| Korud.pdf | Plný text | 26,5 kB | Adobe PDF | Zobrazit/otevřít |
Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam:
http://hdl.handle.net/11025/11569Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.