Full metadata record
DC pole | Hodnota | Jazyk |
---|---|---|
dc.contributor.advisor | Skala Bohumil, Doc. Ing. Ph.D. | |
dc.contributor.author | Štěpán, Jakub | |
dc.contributor.referee | Červený Josef, Doc. Ing. CSc. | |
dc.date.accepted | 2017-9-4 | |
dc.date.accessioned | 2018-01-15T15:07:29Z | - |
dc.date.available | 2017-7-3 | |
dc.date.available | 2018-01-15T15:07:29Z | - |
dc.date.issued | 2017 | |
dc.date.submitted | 2017-8-21 | |
dc.identifier | 74109 | |
dc.identifier.uri | http://hdl.handle.net/11025/28283 | |
dc.description.abstract | Práce je zaměřena na ověřování parametrů synchronních strojů metodou klidové frekvenční odezvy stroje. Tato metoda je obsažena v programu uvedeném v obsahu diplomové práce. | cs |
dc.format | 54 s. (61 313 znaků) | cs |
dc.format.mimetype | application/pdf | |
dc.language.iso | cs | cs |
dc.publisher | Západočeská univerzita v Plzni | cs |
dc.rights | Plný text práce je přístupný bez omezení. | cs |
dc.subject | synchronní stroj | cs |
dc.subject | metoda náhlého zkratu | cs |
dc.subject | metoda klidové frekvenční odezvy | cs |
dc.subject | matlab | cs |
dc.subject | náhradní schéma. | cs |
dc.title | Stanovení parametrů synchronního stroje | cs |
dc.title.alternative | Datermination of Parameters of Synchronous Machine | en |
dc.type | diplomová práce | cs |
dc.thesis.degree-name | Ing. | cs |
dc.thesis.degree-level | Navazující | cs |
dc.thesis.degree-grantor | Západočeská univerzita v Plzni. Fakulta elektrotechnická | cs |
dc.thesis.degree-program | Elektrotechnika a informatika | cs |
dc.description.result | Obhájeno | cs |
dc.rights.access | openAccess | en |
dc.description.abstract-translated | The work is focused on checking parametres of synchronous machine by standstill frequency test of a machine. This method is present in a program which is contained in the diploma thesis. | en |
dc.subject.translated | synchronous machine | en |
dc.subject.translated | method of sudden short circuit | en |
dc.subject.translated | standstill frequency test | en |
dc.subject.translated | matlab | en |
dc.subject.translated | equivalent schematic circuit. | en |
Vyskytuje se v kolekcích: | Diplomové práce / Theses (KEV) |
Soubory připojené k záznamu:
Soubor | Popis | Velikost | Formát | |
---|---|---|---|---|
Diplomova prace_final.pdf | Plný text práce | 2,43 MB | Adobe PDF | Zobrazit/otevřít |
069615_vedouci.pdf | Posudek vedoucího práce | 516,76 kB | Adobe PDF | Zobrazit/otevřít |
069615_oponent.pdf | Posudek oponenta práce | 384,02 kB | Adobe PDF | Zobrazit/otevřít |
074109_hodnoceni.pdf | Průběh obhajoby práce | 375,79 kB | Adobe PDF | Zobrazit/otevřít |
Použijte tento identifikátor k citaci nebo jako odkaz na tento záznam:
http://hdl.handle.net/11025/28283
Všechny záznamy v DSpace jsou chráněny autorskými právy, všechna práva vyhrazena.