| Title: | Odběrová analýza na platformě FPGA |
| Other Titles: | Differential power analysis on FPGA |
| Authors: | Fenclová, Jessica |
| Advisor: | Poupa Martin, Doc. Ing. Ph.D. |
| Referee: | Burian Petr, Ing. Ph.D. |
| Issue Date: | 2021 |
| Publisher: | Západočeská univerzita v Plzni |
| Document type: | diplomová práce |
| URI: | http://hdl.handle.net/11025/46093 |
| Keywords: | útok postranním kanálem;dpa;cpa;aes;fpga;snr |
| Keywords in different language: | side-channel attacks;dpa;cpa;aes;fpga;snr |
| Abstract: | Tato diplomová práce se věnuje návrhu a implementaci experimentálního systému, na kterém se provádí odběrová analýza -- konkrétně korelační odběrová analýzu (CPA). Pro hlubší porozumění dané problematiky je poskytnut popis teorie útoků postrannímy kanály a odběrové analýzy. Příkladem zabezpečovací šifry je Advanced Encryption Standard (AES) algoritmus, na kterým se provádí odběrová analýza. Obrys návrhu experimentálního systému je uveden spolu se simulací útoku na AES algoritmus. Na závěr práce je navržen postup takového experimentu, který by prověřil stupeň bezpečnosti systému na základě metriky, jako je signal-to-noise ratio (SNR). |
| Abstract in different language: | Uncovering the vulnerabilities of secure systems that may be susceptible to side-channel attacks, has been of interest to many researchers. There is a growing concern for the vulnerability of devices processing confidential data to side-channel attacks, which steal data by measuring the physical properties of the device. This master's thesis deals with the design and implementation of an experimental system made readily available for statistical power analysis experiments -- specifically for correlation power analysis (CPA) and differential power analysis (DPA). The experiment's goal is to obtain metrics such as signal-to-noise ratio (SNR), that will give insight into the system's vulnerability. The resulting design is user-friendly and enables measuring in a routine in many cycles for obtaining a fair amount of experimental data. |
| Rights: | Plný text práce je přístupný bez omezení |
| Appears in Collections: | Diplomové práce / Theses (KEI) |
Files in This Item:
| File | Description | Size | Format | |
|---|---|---|---|---|
| Power analysis on FPGA.pdf | Plný text práce | 2,15 MB | Adobe PDF | View/Open |
| PosudekVedoucihoSTAG.pdf | Posudek vedoucího práce | 39,17 kB | Adobe PDF | View/Open |
| PosudekOponentaSTAG.pdf | Posudek oponenta práce | 41,58 kB | Adobe PDF | View/Open |
| ProtokolSPrubehemObhajobySTAG.pdf | Průběh obhajoby práce | 23,51 kB | Adobe PDF | View/Open |
Please use this identifier to cite or link to this item:
http://hdl.handle.net/11025/46093Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.